دانلود فایل با شمار فاکتور

لطفا شماره فاکتور خود را درج نمایید


عنوان محصول: الگوریتم مسیریابی تحمل پذیر خرابی بهبود یافته برای شبکه روی تراشه همراه با آنالیز رسمی

دسته‌بندی: مقالات ترجمه شده رشته کامپیوتر
تاریخ انتشار: چهارشنبه 15 دي 1395
توضیحات مختصر: الگوریتم مسیریابی تحمل پذیر خرابی در معماری های شبکه روی تراشه (NoC) ، انطباق پذیری را برای ارتباطات روی تراشه فراهم می سازد. افزودن انطباق پذیری تحمل خرابی به الگوریتم مسیریابی، پیچیدگی طراحی اش را افزایش می دهد و در صورتیکه بدرستی پیاده سازی نشده باشد، آن را مستعد بن بست و مشکلات دیگر می سازد. تکن...
الگوریتم مسیریابی تحمل پذیر خرابی بهبود یافته برای شبکه روی تراشه همراه با آنالیز رسمی الگوریتم مسیریابی تحمل پذیر خرابی بهبود یافته برای شبکه روی تراشه همراه با آنالیز رسمی


قیمت قیمت : 35000 تومان
تخفیف تخفیف: 3000 تومان
قیمت نهایی قیمت نهایی: 32000 تومان
592 بازدید
کد مقاله: TTC- 1- 162
نوع فایل : docx
Journal: Elsevier 2015,

An improved fault-tolerant routing algorithm for a Network-on-Chip derived with formal analysis
Abstract
A fault-tolerant routing algorithm in Network-on-Chip (NoC) architectures provides adaptivity for on-chip communications. Adding fault-tolerance adaptivity to a routing algorithm increases its design complexity and makes it prone to deadlock and other problems if improperly implemented. Formal verification techniques are needed to check the correctness of the design. This paper describes the discovery of a potential livelock problem through formal analysis on an extension of the link-fault tolerant NoC architecture introduced by Wu et al. In the process of eliminating this problem, an improved routing architecture is derived. The improvement simplifies the routing architecture, enabling successful verification using the CADP verification toolbox. The routing algorithm is proven to have several desirable properties including deadlock and livelock freedom, and tolerance to a single-link-fault.
Keywords: Fault-tolerant routing; Formal methods; Model checking; Network-on-chip; Process calculus

چکیده
الگوریتم مسیریابی تحمل پذیر خرابی در معماری های شبکه روی تراشه (NoC) ، انطباق پذیری را برای ارتباطات روی تراشه فراهم می سازد. افزودن انطباق پذیری تحمل خرابی به الگوریتم مسیریابی، پیچیدگی طراحی اش را افزایش می دهد و در صورتیکه بدرستی پیاده سازی نشده باشد، آن را مستعد بن بست و مشکلات دیگر می سازد. تکنیک های بررسی رسمی برای بررسی صحت طرح مورد نیاز هستند. این مقاله به توصیف کشف مسئله ی Livelock بواسطه آنالیز رسمی روی بسط معماری NoC تحمل پذیر خرابی لینک معرفی شده توسط گروه تحقیقاتی ووئت می پردازد. در فرایند رفع این مشکل، معماری مسیریابی بهبود یافته ای بدست می آید. بهبود، معماری مسیریابی را سهولت می بخشد و امکان بررسی موفق را با استفاده از جعبه ابزار CADP فراهم می سازد. ثابت شده است که الگوریتم مسیریابی، ویژگی های مطلوب متعددی مانند بن بست و آزادی livelock و تحمل خراب تک لینکی دارد.
کلمات کلیدی: مسیریابی تحمل پذیر خرابی، روش های رسمی، بررسی مدل، شبکه روی تراشه، محاسبه فرایند

تعداد صفحات انگلیسی تعداد صفحات انگلیسی:16 صفحه
تعداد صفحات فارسی تعداد صفحات فـارسـی:33 صفحه

تماس با پشتیبانی فروشگاه ترجمه‌های تخصصی

نام و نام خانوادگی*
پست الکترونیکی*
موضوع پیام*
متن پیام*
اطلاعات تماس با فروشگاه ترجمه‌های تخصصی


فروشگاه ترجمه‌های تخصصی
پست الکترونیک :info@ttsell.ir
پست الکترونیک :mailttsell@gmail.com
شماره تلفن تماس:09355907190
کانال تلگرام : t.me/ttsell

  • آدرس: تبریز، خیابان  خاقانی، پاساژ خاقانی، پلاک 119
  • تلفن  تماس: 09355907190
  • تلفن  ثابت : 35250068-041
  •  Mailttsellاین آدرس ایمیل توسط spambots حفاظت می شود. برای دیدن شما نیاز به جاوا اسکریپت دارید : آدرس  ایمیل
  • @ttsell:آدرس تلگرام
فروشگاه ترجمه‌های تخصصی از  سال  1387شروع به کار نموده است  و تا کنون بیش از ده هزار ترجمه در رشته ها و زمینه های مختلف توسط متخصصین این مرکز انجام  شده  است.
Scroll to top